| Itanium 2 中央处理器 |
|
![]() Itanium 2 商标 |
|
| 制造日期: | 由2001年到现在 |
| 厂商: | Intel |
| 处理器速度: | 733 MHz 到1.6 GHz |
| 前端总线速度: | 266 MHz 到667 MHz |
| 指令集架构: | Itanium |
| 插座: | PAC611 |
核心:
|
|
Itanium(官方中文名称为安腾),是 Intel Itanium 架构(通常称之为 IA-64)的 64位元处理器。Intel 推出了两个 Itanium 的家族:其一是 Itanium,另一个是 Itanium 2。在 2007年 11月1日,Itanium 2 的家族又再一次称为 Itanium。该处理器的市场定位是在于企业服务器与高效能运算系统。该架构由 HP 创始,后来则是 HP 与 Intel 共同开发。
Itanium的微架构是彻底的不同于其他 Intel 处理器采用的 x86(包含x86-64)架构。这个架构是建基于显性的指令并行,由编译器来决定哪些指令并行处理。这种方式允许处理器在每个周期最多可以执行 6 个指令。与超标量架构的不同点,Itanium在并行处理中并没有复杂的线路来判断指令依赖性,所以编译器必须要在编译的时候就已经处理妥当。
在一系列的拖延开发进度后,第一款 Itanium 于 2001年推出,性能更强的 Itanium 处理器在之后则是有周期性的持续推出。采用 Itanium 处理器的制造商之中,以 HP 的制造量最多。在 2007年,Itanium 在企业界系统采用的架构之中是位于第四名,而前三名则是x86-64、IBM POWER 与 SPARC。Intel 推出最新的 Itanium 处理器为 Montvale 核心,于 2007年 11月推出。[1]
目录 |
在 1989 年,HP 认为 RISC 架构将来会遇到每周期只能执行一个指令的瓶颈。而 HP 的研究员在研究一个称之为显式并行指令运算(EPIC)的新架构,该架构允许处理器在一个周期内执行多条指令。EPIC 是一种超长指令字(VLIW)架构,每个这种指令即包含多条小指令。使用 EPIC 技术后,编译器就能决定让这些小指令同时执行于单一周期,因此处理器能够简单的执行这些指令而不需要很复杂的架构去决定哪些指令能够并行执行。[4]
HP 认为它对个别企业系统公司不具有足够的成本效益来自行开发自己的处理器,所以 HP 在 1994年与 Intel 结为合作伙伴来开发 EPIC 为基础的 IA-64 架构。而 Intel 预测 IA-64 微处理器将会被使用多数的企业系统制造业采用而给予大量的开发资源。在 1998年,HP 与 Intel 发表共同的大规模合作开发的成品,内部代号为 Merced。[4]
在开发期间,Intel、HP 还有工业分析家预测 IA-64 将会支配服务器、工作站、高阶电脑,甚至取代 RISC 与 CISC 架构的所有既有产品。此预测导致 Compaq 与 Silicon Graphics 决定放弃 Alpha 与 MIPS 架构的未来开发计划而偏爱转移至 IA-64 架构。[5]
数个集团分别开始为该架构开发操作系统,包含 Microsoft Windows、Linux 与 Unix 的衍生版本像是 HP-UX、Solaris、Tru64 UNIX 与 Project Monterey[6](后三者在进入市场之前就已被取消)。在 1997 年发现 IA-64 架构与该编译器的开发难度比预期还要高,所以 Merced 的推出时间就一再顺延。[7]该技术困难包含需要非常大量的晶体管才能处理超长指令与大量快取。在该架构的专案还有一些结构性的问题,在两部分的整合团队使用不同的算法而有些微不同的优先度。自从第一颗 EPIC 架构的处理器 Merced 推出后,开发团队也陆续遭遇更多之前未预料到的问题。除此之外,EPIC 的概念依赖于编译器的处理能力,而之前完全没有实作过,所以许多未预测到的研究也出现。
Intel 在 1999年 10月4日发表该处理器的官方名称 Itanium。[8]几小时之后观察家指出该处理器参考 Itanic,[9]源自于 Titanic,在 1912 年沉没的号称“不可能”沉没的远洋邮轮。不少评论媒体暗示 Itanium 像是个大白象耗资亿元的产物却无法达到既定效能与销售量。但此时 RISC 与 CISC 的架构长足的增强超标量的性能,能够不使用 EPIC 的技术来破除单一周期只能执行一个指令的魔咒。
| Itanium 中央处理器 |
|
Itanium 处理器 |
|
| 制造日期: | 由2001年 6月到2002年 6月 |
| 厂商: | Intel |
| 处理器速度: | 733 MHz 到800 MHz |
| 前端总线速度: | 266 MT/s |
| 制程: (MOSFET通道长度) |
0.18 µm |
| 指令集架构: | Itanium |
| 插座: | PAC418 |
| 核心代号: | Merced |
| Itanium 800MHZ L3 4M 中央处理器 |
|
Itanium 800MHZ L3 4M 处理器 |
| Itanium 800MHZ L3 4M 中央处理器 |
|
Itanium 800MHZ L3 4M 处理器 |
第一代 Itanium 在 2001年 6月推出,但是却不优于同时代的 RISC 与 CISC 处理器。Itanium 与 x86 的低阶服务器(小于4 CPU 的系统)竞争,还有跟高阶的 IBM POWER 架构与 SPARC 架构竞争市场。而 Intel 重新定位 Itanium 指向高阶商务与高效能运算系统,尝试去复制 x86 架构中非常成功的横向市场发展(单一架构,多个系统制造厂)。不过却被局限在业界不想更换 HP 制造的 PA-RISC 与 Alpha,还有 SGI制 MIPS 架构的高性能运算系统。因为当 x86 架构切入商用市场上,POWER 与 SPARC 架构还算是很强健的。以预算为主的考量,x86 在商用运算的横向发展中是非常优秀的选择。HP 与 Intel 此时发现 Itanium 无法与其他系统相提并论,就在一年后就推出 Itanium 2 来取代旧有的 Itanium。由于缺乏足够的产额、差劲的性能,还有高售价,第一代 Itanium 只有售出几千组系统。不过这些系统在开发 Itanium 2 的软件时是相当有用的。不过既使如此,IBM 还是有制造出搭载此处理器的超级电脑。[10]
Itanium 2 于 2002年推出,它的市场定位改成企业服务器而不是整个高性能运算的范围。最初 Itanium 2 的内部代号为 McKinley。它使用 180 纳米制程,不过它解决了很多前一代性能不彰的问题。[11]
在 2003年,AMD 推出 Opteron,是第一款含 x86-64 技术的处理器。而它在企业服务器的领域中被快速接纳的原因是它能够很容易的从 x86 的架构中升级。而 Intel 则是在 2004年推出有 x86-64 技术的 Xeon 处理器还击。[12] 2003年 Intel 也推出了新的 Madison 核心的 Itanium 2。采用 130 纳米制程制造而成,而更新的 Montecio 则是在 2006年 6月推出。
在 2005年 3月,Intel 宣布它正在执行新的 Itanium 计划,代号为 Tukwila 将于 2007年问世。Tukwila 将配备四颗处理器,而且会用新的通用系统接口取代原有 Itanium 总线,而这种接口也会应用在 Xeon 上面。[13] 之后 Intel 说明 Tukwila 的问世将顺延至 2008年年尾。。[14]
在 2005年 11月,主要几个 Itanium 服务器制造厂商与 Intel 与一些软件开发商成立了 Itanium 解决方案联盟来宣传此架构且加速软件支援度。[15]而该协会发表初协会会员在 2010 年底将投资共 100亿美元为发展 Itanium。[16]
不过 Itanium 并不是 Intel 的主力产品。Intel 并没有说明制造出多少产品,但有一个业界分析家指出在 2007年 Intel 大约生产 20 万颗处理器。[17]
Intel 有庞大的 Itanium 指令集与微架构的纪录文件,[18]而且技术文件也提供浏览。[19][7]该微架构在历史上曾几度更名。HP 称之为 EPIC,后来改为 PA-WideWord,后来 Intel 称之 IA-64,之后又改为 Itanium 处理器架构 (IPA),[20]在提出 Intel Itanium 架构之前,该架构通常称为 IA-64。这是明确且并行的 64 位元暂存器架构。基础的资料长度为 64 个位元,并能提供寻址,逻辑寻址空间为 264 字节。该架构并能提供分支预测与预测执行。它使用硬件暂存器更名结构而不是简单的暂存器映射。这相同的结构也用于判断允许并行执行循环。这些能力是可以被编译器控制的:每个指令字包含许多此动作。这就是该架构的特点之一。
此架构提供 128 个整数暂存器、128 个浮点数暂存器、64 个单位元预测器与 8 个分支暂存器。而浮点数暂存器的长度高达 82 个位元而能够提供精确的运算结果。
每个 128 位元的指令字就包含三个小指令,预读机制可以在每个周期中从 L1 快取中读取两个指令到管线。当编译器能够在这个机制上获得最大优势,处理器就能在每个周期中执行六条指令。该处理器在 11 个群组中有 30 个功能性执行单位。每一个单位能够执行指令集中的特殊子集,除非为了等候资料中止执行,否则每个单位就会每个周期执行一个指令。且并不是在一个群组的所有单位执行指令集的相同子集,而是共同的指令能在多个单位中被执行。这些群组包括:
因此,编译器能时常聚集指令进入同时能执行的六个的群组。因为浮点单位执行一次乘积累加运算,当应用程式需要将相加数值做乘积,一个浮点指令就能执行二个指令的工作:这在科学处理中非常常见。当这种情况发生后,处理器就能在每个周期执行四个指令(4 FLOPS)。比方来说,800 MHz 的 Itanium 理论运算能力为 3.2 GFLOPS,然后最快的 Itanium 2,时脉微 1.67 GHz 的运算能力则达 6.67 GFLOPS。
Itanium 2 处理器阶层式的使用共享的快取。等级1(L1)有16KB的指令快取与16KB的资料快取。等级2(L2)是256KB的统一型(指令与资料共用)快取。L3也是统一型的快取,不过大小从1.5MB至24MB不等。在256KB的L2快取中包含了足够的逻辑电路来处理信号标就不需要使用到算术逻辑单元(ALU)。
主内存则是透过总线联系至芯片组来存取。Itanium 2 的总线最初称之为 McKinley bus,不过现在通常直接称之为 Itanium 总线。该总线的速度会因为新处理器的发布而显著提升。总线在每个周期传输 2×128 个位元,所以 200 MHz 总线的传输率达 6.4 GB/s,而 533 MHz 的总线的传输率则是高达 17.056 GB/s。[21]
在 2006年之前推出的 Itanium 处理器一概支援 IA-32 架构来支援旧有的服务器应用程式,但是与同世代的原生 x86 来比效能是相当糟糕的。而在 2005 年 Intel 开发出 IA-32 EL 软件模拟器来提供更好的效能。在 Montecito,Intel 移除了 IA-32 的硬件支援。
虽然 Montecito 没有 IA-32 的能力,但是 Intel 也在增强了一些功能在这颗核心上。[22]该架构支援硬件多执行绪,也就是一颗处理器能够处理两个执行绪。当其中一个执行绪要去读写内存时,另一个执行绪就执行指令。Intel 为了区分在 x86 处理器的超执行绪,在 Itanium 称之为“稀疏执行绪”(Coarse multithreading)。稀疏执行绪搭配 Itanium 架构所得的效能增进是显而易见的。Intel 也在该核心上支援硬件的虚拟化技术。虚拟化技术能够在性能损失降到最低时同时执行多个操作系统。除此之外 Montecito 也具备了分离式 L2 快取,新增专用的 1 MB L2 指令快取,原本 256 KB 的 L2 快取则是变成资料快取。
| 公司 | 最新产品 | |||
|---|---|---|---|---|
| 名称 | 始于 | 直到 | 服务器名 | CPUs |
| 惠普 | 2001 | - | Integrity | 1-128 |
| 康柏 | 2001 | 2001 | Proliant 590 | 1-4 |
| 戴尔 | 2004 | 2005 | PowerEdge 7250 | 1-4 |
| IBM | 2001 | 2005 | x455 | 1-16 |
| 富士通 | 2005 | - | PRIMEQUEST | 1-32 |
| NEC | 2002 | - | Express5800 /1000 |
1-32 |
| SGI | 2001 | now | Altix 4000 | 1-1024 |
| 日立 | 2001 | - | BladeSymphony 1000 |
1-8 |
| Bull | 2002 | - | NovaScale | 1-32 |
| Unisys | 2002 | - | ES7000/one | 1-32 |
在 2007年,部分制造厂商提供搭载 Itanium 2 的系统,包含 HP,SGI、NEC、Fujitsu、Unisys、Hitachi 与 Groupe Bull。除此之外,Intel 也有提供机架[23]提供给系统组装员建造 Itanium 系统。HP 则是目前唯一一家业界中前四大服务器制造厂提供搭载 Itanium 的系统,超过 80% 的 Itanium 2 系统是由 HP 制造出来的。在 2006 年第一季 HP 售出多达 7200 组 Itanium 系统。[24]左右系统的售价是取决于企业服务器与技术性运算的规模,平均一组系统造价约 200,000 美元。一般的 Itanium 系统会搭载 8 颗以上的处理器。
Itanium 的总线接口是靠芯片组来联系的。企业服务器制造厂区分系统的不同点,是在于开发设计不同的芯片组来连结处理器到内存、内部连结还有周边控制器。这些芯片组在每个系统架构的设计中是非常重要的。目前而言,Itanium 的芯片组有 HP、Fujitsu、SGI、NEC、Hitachi 与 Unisys 分别开发。IBM 与 Intel 分别于 2003 与 2002 年也有推出芯片组,但是他们并没有支援比较新的技术,像是 DDR2 或是 PCI Express。[25]
为了让更多的软件可以执行在Itanium上,Intel支援开发Itanium平台的有效的编译器,特别是自身套件的编译器Intel Compiler。[26][27] GCC、[28][29] Open64与 MS Visual Studio 2008(及后来版本)[30] 也都能够编译出Itanium的程式。直到2007年,Itanium支援的操作系统有Windows Server 2003、好几种的Linux版本(包括 Debian、Red Hat与SUSE)、FreeBSD[31]、HP-UX、OpenVMS与HP的NonStop。它也支援主机环境的GCOS还有一些IA-32的操作系统也能透过指令集模拟器在Itanium执行。使用QuickTransit就能经由“动态位元转换”让IRIX(MIPS架构)与Solaris(SPARC架构)执行于Itanium的Linux 上。根据Itanium解决方案联盟指出,在2007年初有超过一万个应用程式可以执行于Itanium系统上,[32]但是升阳对此数字保持怀疑态度。[33]而该协会也支援Gelato,一个Itanium高效能运算使用者群组与开发者社群之园开放源码的Itanium。[34]
Itanium 2 主要是面向大型企业服务器的市场,所以主要竞争对手如下:
综观 Itanium 的历史,相较于一般处理器的固定小数点运算性能,它具有相当优秀的浮点运算处理性能。这项优势对高效能运算系统是很有帮助的,但是在大多数的企业服务器的负载上是较不注重这方面的性能。
搭载 Itanium 架构的电脑第一次出现在 TOP500 的超级电脑列表是在 2001年 11月。搭载着 Itanium 2 的超级电脑在该列表中最佳纪录是在 2004年 6月的 Thunder 以 Rmax 为 19.94 TFLOPS 获得第二名。在 2004年 11月 Columbia 超级电脑以 51.8 TFLOPS 的运算速度再次获得第二名,而且直到 2007年 6月为止至少有一台超级电脑进入前十名。而在此名单中在 2004年 11月的名单中有高达 16.8% 的电脑是搭载 Itanium 系列,而在 2007年 11月则是降到 4.2%。[35]
Itanium 处理器在性能上显现出长足的进步。Merced 是实做对架构的概念。而 McKinley 显著的提升快取的等级而且让 Itanium 能够与其他架构平起平坐。Madison 则是借由转移到 130 纳米制程,能够增加快取大小来克服主要效能的瓶颈。Montecito 使用的是 90 纳米制程,允许实作双核心并且在能源效率上取得进步。Montvale 加入了 3 个新功能:Core-level lockstep、demand-based switching 与前端总线频率提升到 667 MHz。
| 内部代号 制程 |
推出时间 | 时脉 | L2 快取/ 每核心 |
L3 快取/ 每核心 |
前端总线 | 芯片数/ 每装置 |
核心数/ 每芯片 |
瓦特/ 每装置 |
附注 | |
|---|---|---|---|---|---|---|---|---|---|---|
| Itanium | ||||||||||
| Merced 180 纳米 |
2001-06 | 733 MHz | 96 KB | 2 MB* | 266 MHz | 1 | 1 | 116 | 外部 L3 快取 | |
| 2001-06 | 800 MHz | 96 KB | 4 MB* | 266 MHz | 1 | 1 | 130 | |||
| Itanium 2 | ||||||||||
| McKinley 180 纳米 |
2002-07-08 | 900 MHz | 256 KB | 1.5 MB | 400 MHz | 1 | 1 | 130 | HW branchlong, on-die L3 cache |
|
| 2002-07-08 | 1 GHz | 256 KB | 3 MB | 400 MHz | 1 | 1 | 130 | |||
| Madison 130 纳米 |
2003-06-30 | 1.3 GHz | 256 KB | 3 MB | 400 MHz | 1 | 1 | 130 | ||
| 2003-06-30 | 1.4 GHz | 256 KB | 4 MB | 400 MHz | 1 | 1 | 130 | |||
| 2003-06-30 | 1.5 GHz | 256 KB | 6 MB | 400 MHz | 1 | 1 | 130 | |||
| 2003-09-08 | 1.4 GHz | 256 KB | 1.5 MB | 400 MHz | 1 | 1 | 130 | |||
| 2004-04 | 1.4 GHz | 256 KB | 3 MB | 400 MHz | 1 | 1 | 130 | |||
| 2004-04 | 1.6 GHz | 256 KB | 3 MB | 400 MHz | 1 | 1 | 130 | |||
| Deerfield 130 纳米 |
2003-09-08 | 1.0 GHz | 256 KB | 1.5 MB | 400 MHz | 1 | 1 | 62 | 低电压 | |
| Hondo 130 纳米 |
2004-Q1 | 1.1 GHz | 256 KB | 4 MB | 400 MHz | 2 | 1 | 260 | 32 MB L4 快取 | |
| Fanwood 130 纳米 |
2004-11-08 | 1.6 GHz | 256 KB | 3 MB | 533 MHz | 1 | 1 | 130 | ||
| 2004-11-08 | 1.3 GHz | 256 KB | 3 MB | 400 MHz | 1 | 1 | 62? | 低电压 | ||
| Madison 9M 130 纳米 |
2004-11-08 | 1.6 GHz | 256 KB | 9 MB | 400 MHz | 1 | 1 | 130 | ||
| 2005-07-05 | 1.67 GHz | 256 KB | 6 MB | 667 MHz | 1 | 1 | 130 | |||
| 2005-07-18 | 1.67 GHz | 256 KB | 9 MB | 667 MHz | 1 | 1 | 130 | |||
| Montecito 90 纳米 |
2006-07-18 | 1.4 GHz | 256 KB+ 1 MB |
12 MB | 400 MHz | 1 | 2 | 104 | 虚拟化技术、 多执行绪、 没有硬件 IA-32 支援 |
|
| 2006-07-18 | 1.6 GHz | 256 KB+ 1 MB |
12 MB | 533 MHz | 1 | 2 | 104 | |||
| Montvale 90 纳米 |
2007-10-31 | 1.66 GHz | 256 KB+ 1 MB |
4-12 MB | 400-667 MHz | 1 | 1-2 | 75-104 | Core-level lockstep、 demand-based switching |
|
未来的 Itanium 家族基于既有的资讯,会趋向多核心芯片的方向前进。在 2007年 6月为止,已知资讯如下:
|
||||||||||||||||||||||||||||||||||||
stock | retire | vm
Why are we here?
All text is available under the terms of the GNU Free Documentation License
This page is cache of Wikipedia. History